worldexplorer

(圖片取自https://www.community.tum.de/en/thiersch/)

我從2023年10月開始在慕尼黑工業大學(TUM)通訊所(Communications and Electronics Engineering, MSCE)讀碩士，上課的體驗和台灣差很多，希望透過這篇文章讓其他想來TUM甚至MSCE念書的人更有概念，有什麼問題也歡迎直接寄信給我。

MSCE的所有課程都歸類成 Communication System (CS) 和 Communication Electronics (CE) 兩種，系上的規定是第一年結束前要修滿Core Module當中2堂CE跟2堂CS的課程，否則就要打包回家。

我這學期修了5堂課，分別是Data Networking、Information Theory、Electronic Design Automation、System-on-Chip Technologies 和 VHDL System Design Lab。除了基本的2堂CE和2堂CS之外，再加上一堂實驗課。和台灣不太一樣，這邊的學生沒那麼認真在刷分，成績相對來說沒那麼重要。我也被這種氛圍影響到，產生一種歲月靜好的感覺，不過這種錯覺只持續到了最後三周，五個科目都有筆試，其中4科的筆試占學期成績的100%，壓力突然變得很大。

課程名稱：Data Networking

學分：5 ECTS

心得：這堂課讓我想到清大的計網概，內容還是不太一樣不過都很多。前半學期是 ALOHA、Slotted ALOHA、Tree algorithm、CSMA/CA、Token Ring、Polling 等等，接著是期中考，只有分過或不過，不過不會怎樣，過了可以加0.3分(不過規定不能從不及格加到及格)。下半學期複習1G到5G、channelization、CDMA、OFDM、OFDMA、Performance analysis、LTE、各種不同的scheduling algorithm、ARP等等。要把整份講義讀熟的話真的有夠多。可以說這是很充實的一堂課，我後來開始翹各種課的時候還是會去聽這堂。

課程名稱：Information Theory

學分：5 ECTS

心得：這堂是很多人推薦的課，它也確實是一堂很棒的課。老師和助教都教得很好，內容也很充實(Tutorial很多)，整個學期下來真的學到不少。期中考是加分用，會適度的加在期末分數上，一定要去考，因為題目跟期末考比起來很簡單，而且只會加分不會扣分，最後期末成績占比100%。有點可惜的是這堂課給人的感覺有點太理論，學完還是不太知道該怎麼應用在實務上，不過整體來說還是學到很多，下學期想繼續挑戰Multi-user Information Theory或Quantum Information Theory。另外我覺得準備這堂課的期末考寫考古比較有用，上課講義整本讀完雖然學到很多但似乎幫助不大。

課程名稱：Electronic Design Automation

學分：5 ECTS

心得：有種回台灣上課的感覺，因為從教授到助教都是華人，課程的前半學期是一位中國教授，後半學期是一個台灣教授。前半學期會複習一些基本的邏輯代數、卡諾圖、ROBDD，然後教一些比如 heuristic minimization、化簡有限狀態機等等，後半學期在學MILP、Lee Algorithm這類的內容。不知道為什麼，但我覺得moodle上傳的錄影檔教得比較好，所以我考前都窩在宿舍重看錄影檔。期末考占學期成績100%，可以帶任何紙本材料進去考試，所以我把考古和整本講義印下來帶進去，但其實也沒什麼時間翻，因為題目不少，但題型倒蠻固定的，考前有練熟的話應該可以寫得很愜意。

課程名稱：System-on-Chip Technologies

學分：5 ECTS

心得：我在接近學期末時誤以為這堂課的內容不多，就想說放到最後再念，結果大悲劇。我從考試前兩天開始讀，前一天通宵讀到天亮去考試還是沒讀完，還好後來還是過了。證明這堂課確實不難，但還是要花時間準備，雖然moodle有錄影，但大家還是不要跟我一樣一直翹課比較好，最後會很後悔。而且這堂課有些內容是很實用的，比如教memory、processor等等的章節，好好學一定能學到很多。

課程名稱：VHDL System Design Laboratory

學分：6 ECTS

心得：第一周有一堂助教課，主要介紹上課規則和這學期要交的作業，接下來就完全沒有課了。Moodle上面有一些投影片和錄影教學，但我覺得幫助沒有很大。這堂課有4次作業，內容都是實現一個叫做IDEA的加密演算法，但要求不太一樣。第一份作業是寫出VHDL code就行，第二份要能夠在FPGA上跑，然後要按照課程講義把設計簡化，還挺燒腦的。我從來沒寫過Verilog 或 VHDL，所以這堂課我學到很多，主要是學會怎麼寫VHDL跟testbench，另外就是一些設計的觀念，怎麼重複利用多工器節省資源等等。作業會附一個IDEA tester，只要跑出來的結果符合tester就是對了，沒意外的話作業就會拿到滿分。此外還有一個e-test和期末考，e-test是線上的，有五次的嘗試機會，我覺得題目還蠻有難度的，比較不好的地方是最後也只有公布分數沒有公布答案，所以之後也不知道有沒有寫對。期末考就蠻平易近人的，只要把上課講義看熟就寫得出來了。總體來說如果是寫過VHDL的人修這堂課應該可以學得很舒服，沒學過的就會跟我一樣跌跌撞撞，但收穫不少。如果找個修課夥伴應該會好很多，平常做作業可以一起討論。

課程名稱：Introduction to Quantum Computing

學分：5 ECTS

心得：這堂課是我在寒假開始前幾天看到的，查了一下發現3月初有retake可以考(就是期末考沒過去補考的概念，但可以直接跳過期末考考retake)，然後我就報名了。因為上課教材都是錄影檔，所以我回台灣的時候也能看。課程會帶過量子計算的很多基本內容，比如一些量子閘、格羅佛演算法、測不準原理、量子遙傳等等，很吃線性代數的基本功。上課影片基本上對考試幫助不大，主要是靠寫考古和做題目來練習。這也是我目前第一堂在加興校區的課，然後這堂課改考卷的速度超快，我考完兩天就收到成績了(不知道是不是因為是retake的關係)。有點可惜的就是考試可以帶一張A4大抄進去，結果我考試當天忘了帶，所以很多沒背的公式想不起來。整體看下來這是一堂很棒的入門課，部會教太難又可以廣泛的碰到各種基本名詞，上完會對量子運算有基本的認識，也讓我對這個領域開始有興趣，所以下學期我會修更多相關的課。